Блок электронного ключа на базе преобразования Фурье

    Генератор G формирует тактовые импульсы частотой 40 МГц для обеспечения работы микропроцессора. Цепь сброса построена на резисторе и конденсаторе и обеспечивает формирование сигнала сброса при подаче напряжения питания на схему (рисунок 3.1.1). К интерфейсу вывода микропроцессор подключен через программно управляемые выводы и XF и через буферы–инверторы.

    

    Рисунок 3.1.1 – Сброс процессора TMS 320C26.

    Рассмотрим  сигналы, которые должны управлять  работой устройства. Эти сигналы, обозначены сокращенными наименованиями, схематично показаны на рисунке 3.1.2.

    Опишем  каждый из сигналов:

    D0...D15 – шина данных

     A0...A15 – шина адреса

     DS – выбор памяти данных

    PS – выбор памяти программ

    IS – выбор устройства ввода – вывода

     R/W – чтение/запись данных

     STRB – строб записи/чтения

     RS – сброс процессора

    MP/MC – режим микропроцессора, микрокомпьютера

    X1 – вход для подключения кварцевого резонатора;

    X2 – вход для генератора

    

                     Рисунок 3.1.2 - Сигналы процессора TMS 320C26.

    На  рисунке 3.1.3 представлено условное обозначение микросхемы памяти .

   

    Рисунок 3.1.3 - Сигналы памяти.

    Основные  сигналы памяти имеют следующее  значение:

    A – шина адреса

     D – шина данных

     W/R – вход записи/чтения

     CS – сигнал выбора кристалла

    0E – сигнал разрешения выхода

    Схема будет содержать в себе две  разновидности запоминающих устройств  – ПЗУ для хранения программы  и констант, а также ОЗУ для  хранения рабочих переменных. Для  подключения модулей будут необходимы простейшие комбинационные схемы на логических элементах. Используя все эти данные можно приступать к построению функциональной схемы. Для нормальной работы данного модуля необходимо обеспечить определенный объем памяти данных и памяти программ. Нам указан объем памяти программ и памяти данных (32К и 32К соответственно) и разрядность микросхем памяти программ и памяти данных (8Кх16 и 16Кх8 соответственно). Разрядность данных процессора TMS320C26 – 16, следовательно мы должны использовать 4 микросхемы ПЗУ с организацией 8Кх16 и 4 микросхемы ОЗУ 16Кх8.

    Разрядность АЦП выбирается исходя из заданного динамического диапазона 48 дБ. Исходя из формулы при разрядности АЦП 8 бит:

                                             

                                        (3.1.1)

следовательно мы улаживаемся в заданный динамический диапазон.

    Рассмотрим  схему управления микросхемами памяти.

    Подключение микросхем ОЗУ и ПЗУ приведено  на рисунке 3.1.4.

Рисунок 3.1.4 – Подключение памяти.

 
 
 
 
 
 

    Формирователь реализуем на ИМС К1533АП6. Рассмотрим его таблицу истинности.

                           Таблица 3.1.1 – Таблица истинности К1533АП6.

 

    Вход  E0 – выборка формирователя (активный низкий уровень), E – направление передачи. Анализируя таблицу истинности, приходим к выводу, что на вход E надо подать высокий уровень – направление передачи от входов A0-A9 к B0-B9, а на вход E0 - сигнал с дешифратора.

    Схема управления формирователем и АЦП  показана  на рисунке 3.1.5.

Рисунок 3.1.5 – Подключение формирователя и АЦП.

 

    Таким образом, мы имеем все необходимые компоненты для построения компьютерного модуля. Для подключения модулей будут необходимы простейшие управляющие системы, типа комбинационной логики.

    Используя все эти данные можно приступать к построению функциональной схемы.

    Функциональная  схема устройства приведена в  приложении.

 
 
 
 

4 Проектирование программного обеспечения

    4.1 Уточнение алгоритма работы устройства

Уточненный порядок  работы устройства следующий:

1. инициализация устройства – сброс микропроцессора, пересылка констант из памяти программ в память данных;
2. осуществляется выборка 512 значений сигнала через АЦП;
3. преобразование Фурье;
4. определение входит ли та или иная составляющая в сигнал;
5. по полученным данным возвращает код нажатой клавиши либо код ошибки;
6. повторный запуск, начиная с п.2

    4.2 Разработка программного обеспечения устройства

    Программное обеспечение разрабатывается в  расчете на то, что АЦП выдает цифровые значения в дополнительном коде, и входные значения находятся в пределах ±1, т.е. используется код Q15.

    После сброса или включения МП он начинает выборку команд с нулевого адреса памяти программ, следовательно, там должна стоять команда безусловного перехода на секцию инициализации. В этой секции необходимо задать режимы работы процессора и коэффициент деления счетчика таймера, так как он используется для определения частоты дискретизации. 

    Основой работы является процедура обработки  прерывания от таймера. При входе в нее происходит считывание значения амплитуды сигнала из АЦП и запись его в буфер фрейма. Если фрейм полностью набран, то вызывается процедура анализа сигнала на предмет наличия в нем тех или иных составляющих. В качестве перевода сигнала из временной области в частотную используется дискретное преобразование Фурье (для увеличения скорости обработки используется алгоритм БПФ с прореживанием по частоте с перестановкой данных на выходе).

    Текст программы приведен в приложении 2.

 

Заключение

    В ходе проектирования был разработан блок электронного ключа на базе преобразования Фурье, обладающее всеми необходимыми параметрами и выполняющее заданный алгоритм действий. Устройство имеет последовательный    интерфейс, позволяя выводить результат на любое устройство, которое будет совместимо с этим интерфейсом. Процессор TMS320С26 является вполне подходящим для решения подобного класса задач, как по быстродействию, так и по сложности.

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

Литература

 
 
  

1. Фридмен М., Ивенс Л. “Проектирование систем с микрокомпьютерами” М.Мир  1986г.  408с.
2. Гивоне Д. Россер Р. “Микропроцессоры и микрокомпьютеры” М.: Мир, 1983.-464 с.
3. Петровский А. Качинский М.В. “Методическое пособие по проектированию микропроцессорных средств и систем” Мн. БГУИР, 1992г., 60с.
4. В.Д.Байков, В.Б.Смолов “Специализированные процессоры: итерационные алгоритмы и структуры”: Москва, Радио и связь, 1985г.

5. Конспект лекций по курсу “ППОЭВС” , Клюс В.Б.

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

Приложение

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

   ПРИЛОЖЕНИЕ 1 :  Блок-схема алгоритма работы программы.

 
 
 

 

ПРИЛОЖЕНИЕ 2 : Листинг программы.

 
 
 

DRR       .set   0

DXR       .set   1

TIM       .set   2

PRD       .set   3

IMR       .set   4

 

f697      .set   66

f770      .set   88

f852      .set   108

f941      .set   128

f1209     .set   148

f1336     .set   168

f1477     .set   188

f1633     .set   208

resmin    .set   164

unresmax  .set   16

 

          .ds    60h

result    .word  0

PR        .word  3

PI        .word  5

QR        .word  1

QI        .word  4

s         .word  3

c         .word  4

i         .word  0

j         .word  0

k         .word  0

N-2       .word  0

BufAddr   .word  0

 

AR7_      .word  0

AR6_      .word  0

AR0_      .word  0

step      .word  1

 

tmp       .word  0

harm      .word  1

Addr      .word  0

mask      .word  6FFh

N         .word  511

N/2_      .word  256

N/2       .word  255

IntAddr   .word  400h

IntTmp0   .word  0

IntTmp1   .word  0

IntTmp2   .word  0

IntTmp3   .word  0

IntCntr   .word  0

          .ds    400h

buf0      .word  0

    

          .ds    800h

buf1      .word  0

 

          .ds    0A00h

          .include "s-c256.tab"

 

          .ps    0

          b      Init

 

          .ps    18h

          b      TimInt

 

          .ps    0FFh

Init:

          ldpk   0

          sovm

          ssxm

          spm    1

          lack   8

          sacl   IMR

          lalk   999

          sacl   PRD

          eint

sleep:    nop

b      sleep

********************************

TimInt:   eint

          sar    AR0,IntTmp0

          sst1   IntTmp1

          sst    IntTmp2

          sacl   IntTmp3

          sach   IntTmp4

 
 

          lac    IntCntr

          addk   1

          sacl   IntCntr

          sub    N

 

          lar    AR0,IntAddr