Автор: Пользователь скрыл имя, 05 Октября 2011 в 14:22, практическая работа
Целью работы является получение практических навыков, связанных с построением блока внутренней памяти микропроцессорной системы.
В процессе работы был построен селектор адреса, разработаны структуры постоянного и оперативно запоминающего устройства. Разработаны функциональная и принципиальная электрические схемы блока памяти, были построены временные диаграммы работы для ПЗУ и ОЗУ, селектор адреса был реализован в программе Electronics Workbench, и тем самым была доказана правильность его работы
Принципиальная схема разрабатывается на основе функциональной схемы. При построении принципиальной схемы используются реально существующие микросхемы. На принципиальной схеме присутствует схема вспомогательных цепей, сам блок памяти и перечень используемых микросхем. Блок памяти состоит из следующих частей:
- 32-х контактная розетка, используемая в качестве разъёма для блока памяти;
-
буфер, необходим для
- селектор адреса, необходимый для выбора работы ПЗУ или ОЗУ;
- ПЗУ;
- ОЗУ;
- схема вспомогательных цепей, необходимая для питания микросхем.
Разработанная
принципиальная схема представлена в
приложении Б.
5 Временные диаграммы работы блока памяти
На
основании разработанной
Временные диаграммы для чтения из ПЗУ.
Рассчитаем задержку сигнала CS относительно начала поступления сигналов для этого сложим задержки на всех элементах, через которые проходит сигнал CS при его формировании:
t1=7.5+810+6+750=1573.5 нс
CS при помощи мультивибратора сбросится через 250 нс, то есть:
t2=250 нс
Задержка считывания данных с микросхем ПЗУ после установки сигнала CS возьмём из документации прилагающейся к данной микросхеме, данное время равно 150 нс, то есть:
tACE=150 нс
На основании данных задержек строим временную диаграмму чтения из ПЗУ. Диаграмма представлена на рисунке 8.
После построения вычислим оставшиеся задержки они равны:
tCYC=1863,5 нс
tOD=70 нс
tOH=30 нс
Временные диаграммы для чтения из ОЗУ
Рассчитаем задержку сигнала CS относительно начала поступления сигналов для этого сложим задержки на всех элементах, через которые проходит сигнал CS при его формировании:
t1=800.5 нс
CS при помощи мультивибратора сбросится через 250 нс, то есть:
t2=250 нс
Рисунок 8 – Чтение из ПЗУ
Задержка считывания данных с микросхем ПЗУ после установки сигнала CS возьмём из документации прилагающейся к данной микросхеме, данное время равно 15 нс, то есть:
tACS=15 нс
Сигнал WE при чтении всегда находится в состоянии равном 1.
На основании данных задержек строим временную диаграмму чтения из ОЗУ. Диаграмма представлена на рисунке 9.
Рисунок 9 –Чтение из ОЗУ
После построения вычислим оставшиеся задержки они равны:
tRC=1060 нс
tPD=15 нс
Временные диаграммы для записи в ОЗУ.
Рассчитаем задержку сигнала CS относительно начала поступления сигналов для этого сложим задержки на всех элементах, через которые проходит сигнал CS при его формировании:
t1=800.5 нс
CS при помощи мультивибратора сбросится через 250 нс, то есть:
t2=250 нс
Задержка записи данных в микросхему ОЗУ после установки сигнала CS возьмём из документации прилагающейся к данной микросхеме, данное время равно 15 нс, то есть:
tCW=15 нс
Сигнал WE при записи будем подавать с задержками необходимыми для работы микросхемы .
На основании данных задержек строим временную диаграмму чтения из ПЗУ. Диаграмма представлена на рисунке 10.
Рисунок 10 – Запись в ОЗУ
После построения вычислим оставшиеся задержки они равны:
tWC=1060 нс
tDH=15 нс
3 данных диаграммы
описывают все возможные
6 Реализация заданной части блока памяти
Реализуем селектор приведенный на принципиальной схеме в программе Electronics Workbench. Это необходимо для проверки правильности работы селектора в зависимости от входных сигналов.
Схема, реализованная в программе Electronics Workbench представлена на рисунке 11.
Рисунок
11 – Блок памяти
ЗАКЛЮЧЕНИЕ
Список
использованных источников
ПГУ 3.090105.002 Э2
Схема электрическая функциональная
ПРИЛОЖЕНИЕ А
(обязательное)
ПГУ 3.090105.003 Э3
Схема электрическая принципиальная
ПРИЛОЖЕНИЕ Б
(обязательное)