Разработка архитектуры специализированного микрокомпьютера

     В микроЭВМ выбирается микропроцессорная  секция, которая реализует простые операции сложения, сдвига и т.д. На основе простейших команд, микропрограммно реализуются более сложные команды: умножение, деление и т.д. В данной курсовой работе в качестве центрального процессора используется микросхема К1804ВС2, представляющая собой 4-х разрядную микропроцессорную секцию с возможностью секционного наращивания, а также контроллер состояний К1804ВР2, предназначенный для управления цепями сдвига, переноса и формирования признаков ветвления программ и микропрограмм.

     

 

       В системе команд можно выделить следующие  группы:

• Команды записи (загрузки) данных.
• Арифметические команды обработки данных.
• Команды управления переходами.
• Команды сдвига.
• Команды ввода-вывода.
• Команды управления состояниями.

       Большинство команд имеют несколько модификаций, которые определяются видами адресации, а также расположением полей источника и приемника результата.

   При проектировании микроЭВМ необходимо реализовать 4 способа адресации: прямая, непосредственная, автоинкрементная, относительная.  Рассмотрим формат команд для каждого метода адресации, и на их основе, используя принцип суперпозиции, синтезируем удовлетворяющий все

   Прямая адресация:

 

   Непосредственная:

 

   Автоинкрементная  адресация:

 

   Относительная:

     Регистр команды, учитывающий все рассмотренные  методы адресации:

      Значение полей R1, R2, R3 зависит от КОП.

      Для проектируемой секции микроЭВМ выбран следующий состав команд:

1. MOV REG1, REG2

Содержимое  регистра REG2 записывается в регистр REG1.

2. MOV REG, I(28)

Непосредственное 28-разрядное число записывается в регистр REG.

3. MOV REG, MEM

Значение  ячейки памяти, находящейся по адресу MEM записывается в регистр REG.

4.     MOV MEM, REG

Содержимое  регистра REG записывается в ячейку памяти по адресу MEM указанному в команде.

5. MOV REG, [REGB+REGI]

В регистр REG записывается значение, которое находится по адресу образованному суммой значений в базовом регистре REGB и индексном регистре REGI.

6.     MOV [REGB+REGI], REG

Содержимое  регистра REG записывается в ячейку памяти, адрес которой образуется суммой содержимого базового регистра REGB и индексного регистра REGI.

7. MOV [REG1], REG2

Содержимое  регистра REG2 записывается по адресу указанному в регистре REG1.

8. MOV REG1, [REG2]

Содержимое  находящееся по адресу указанному в регистре REG2 записывается в регистр REG1 записывается.

9. MOV REG1, REG2(B.A)

Содержимое  регистра REG2 (с младшего бита А до старшего бита В) записывается в регистр REG1 (если А=В то записывается 1 бит).

10.    ADD REG1, REG2

Содержимое регистров REG1 и REG2 суммируется, и результат записывается в REG1.

11. SUB REG1, REG2

От  содержимого регистра REG1 вычитается содержимое регистра REG2, и результат сохраняется в REG1. 

12. INC REG

Содержимое  регистра REG наращивается на 1.

13. DEC REG

Содержимое регистра REG уменьшается на единицу.

14. MUL REG1, REG2

Содержимое  регистров REG1 и REG2 перемножается, и результат записывается в оба регистра. Младшая часть в REG2, старшая часть в REG1.

15. DIV REG1, REG2

Содержимое  регистра REG1 делится на содержимое регистра REG2. Частное помещается в регистр REG1, остаток в REG2.

16. SHL REG1

Логический  сдвиг влево содержимого регистра REG1 на 1 бит.

17. SHR REG1

Логический  сдвиг вправо содержимого регистра REG1 на 1 бит.

18. PUSH REG

Сохранение  содержимого регистра REG в стеке.

19. POP REG

Извлечение  из стека слова и помещение  его в регистр REG.

20. IN REG1, REG2

Чтение  из порта в регистр REG2. Адрес порта задается в регистре REG1.

21. OUT REG1, REG2

Запись  из регистра в порт REG1. Адрес порта задается в регистре REG2.

22. JMP ADR

Безусловный переход по адресу указанному в поле ADR.

23. JO ADR

Команда условного перехода. Переход осуществляется по адресу ADR, если установлен флаг переполнения.

24. JS ADR

Команда условного перехода. Переход осуществляется по адресу ADR, если результат предыдущей операции положительный.

25. CMP REG1, REG2

       Команда сравнения содержимого регистров  REG1 и REG2. Если REG1>REG2, то результат операции положительный.

26. CMP0 REG1

       Команда сравнения содержимого регистра REG1 с нулем. Если REG1=0, то результат операции положительный.

27. MOV REG1[D.С], REG1 [B.A]

Из регистра REG2 с младшего А до старшего бита В записывается значение в регистр REG1 с младшего C до старшего бита D. Если начальные значения и конечные совпадают то записывается 1 бит. 

       Предложенная  система команд удовлетворяет запросам пользователя при решении сложных задач. В ней используются все методы адресации положенные по заданию курсового проекта. Исходя из вышеперечисленного состава макроопераций, необходимо разработать формат регистра команд. Первым полем регистра команд будет поле кода операции (КОП), его разрядность определяется числом реализованных макроопераций

       M = [log₂ n ]

       где  n - число макро операций;

       M - число разрядов кода операций.

       Для нашего случая n = 23, значит  M = 5. 

     1.3. Разработка обобщенной структуры микроЭВМ на основе  алгоритмов решения задач. 

     Перед началом разработки схемы любого устройства вначале определяют его структуру на основании требований. Учитывая требования предъявляемые к разрабатываемой микроЭВМ, и алгоритма решения задачи, предлагается трехшинная структура микроЭВМ представленная на рис. 1.3.1.

       
 
 
 
 

     Структурные компоненты приведенной системы  имеют следующее функциональное назначение:

     Блок  обработки данных (БОД) предназначен для выполнения арифметических и логических операций над числами, представленными в формате с ПЗ или ФЗ. Кроме данных в БОД могут обрабатываться адреса (адресная информация), команды (например, преобразование форматов), признаки результатов и другая двоичная информация.

     Устройство  управления (УУ) предназначено для  автоматического управления вычислительным процессом путем посылки всем блока компьютера сигналов, предписывающих те или иные действия. В частности, УУ всегда указывает на:

     1) источники информации для АЛУ;

     2) функцию выполняемую АЛУ;

     3) приемник результатов, полученных при обработке данных.

     ОЗУ – это память микроЭВМ предназначена для хранения информации, поступающей извне. Этот блок также предназначен для хранения программ, результатов промежуточных расчетов  и другой машинной информации. ОЗУ состоит из определенного число ячеек, каждая из которых предназначена для хранения машинного слова. Основными характеристиками ОП считают время обращения и емкость памяти. При этом под временем обращения понимают время, необходимое для записи или считывания единицы информации из любой ячейки.

      Устройство  ввода-вывода (УВВ) обеспечивает считывание информации с внешних носителей и представление ее в форме электрических сигналов. УВВ преобразует кодовую информацию, поступающую из памяти или других блоков машины, в форму, необходимую для обмена с внешней средой.

     Время обращения к ОЗУ  в задачах  системотехники называют циклом обращения  к памяти.

     Проектируемая микро-ЭВМ является периферийной ЭВМ, которая выполняет обработку данных в БОД, получаемых из УВВ, накопление информации в ОЗУ и передачу результата вычисления через УВВ другим устройствам или ЭВМ.

     Для получения структурной схемы  микро-ЭВМ необходимо разработать структурную схему каждого из четырех блоков, что и будет сделано в дальнейшем. 

 

2. Проектирование основных структурных

компонентов схемы микрокомпьютера  

     2.1. Разработка блока обработки данных 

      Структурная   схема   БОД    состоит  из  следующих  основных блоков  (рисунок 2.1.1):

       - микропроцессорного блока (МПБ);

       - схемы ускоренного переноса  (СУП);

       - схемы управления состоянием и сдвигами  (СУСС);

       - блока входного, выходного и адресного регистра (ВхР, ВыхР, РА).