Генератор кодов последовательных чисел

 

Рисунок 2.1 –  Условно-графическое изображение  генератора кодов последовательности чисел 

    Генератор имеет 3 входа.

       С – вход тактовых импульсов внешней  синхронизации.

       М- включение(«1»)/выключение(«0») генерации  кодов.

       Ra– асинхронный сброс в начальное состояние.

    Генератор имеет 8 выходов.

       Y0,Y1,Y2,Y3 – выходы младшего разряда.

       Y4,Y5,Y6,Y7 – выходы старшего разряда.

    Для сброса генератора а также корректного  начала его работы необходимо на вход Ra подать низкий уровень. При сбросе на выходе генератора в старшем разряде устанавливается код «0-0-0-0», в младшем – «0-0-0-1», соответствующие числу «1».

Таблица 2.1 – Таблица состояний генератора кодов последовательности чисел

       Генератор кодов будет стоиться на основе сдвигового регистра, к выходам которого будут подключены преобразователи кодов для старшего и младшего разрядов. Структурная схема такого генератора показана на рисунке 2.2. 

     .

     Рисунок  2.2 – Структурная схема генератора кодов

 

3 ВЫБОР И ОПИСАНИЕ РАБОТЫ ЭЛЕМЕНТНОЙ БАЗЫ 

    В качестве базового логического элемента микросхемы К1533 (рисунок 3.1) использован  ЛЭ типа И – НЕ, он содержит три основных каскада: входной, выполненный на транзисторах VT1.1, VT1.2, VT2 диодах VD1.1 VD1.2 и резисторах R1 и R2; фазораздельный, включающий транзисторы VT3, VT5, диоды VD2.1 VD2.2 и резисторы R4 - R6; выходной усилитель, состоящий из транзисторов VT4, VT6, VT7 и резисторов R7 и R8.

    Рисунок 3.1 –  Базовый ЛЭ 1533

    На  входе используется транзистор p-n-p -типа и введены дополнительно транзистор и резистор. Такое схемотехническое решение позволило повысить помехоустойчивость схемы путём увеличения порога переключения, нагрузочную способность в результате уменьшения входного тока, увеличить быстродействие путём использования p-n-p - транзистора, работающего в активном режиме, и дополнительного транзистора, увеличивающего “раскачиваемый” ток в схеме. Повышение быстродействия способствует применение на выходе диодов Шотки с малыми площадью и ёмкостью.

    При низком напряжении на входе на базе транзистора VT2 поддерживается низкое напряжение, которого недостаточно для  его отпирания. Транзисторы VT2, VT3 и VT7 закрыты. Высокое напряжение на входе  транзистора VT4 открывает его, а также  транзистор VT6. На выходе схемы устанавливается напряжение высокого уровня.

    При высоком напряжении на входе схемы  эмиттерный переход транзистора VT1.1 закрыт, и ток через резистор R1 поступает на базу транзистора VT2, который  отпирается, и соответственно открываются VT3 и VT7. Транзисторы VT4 и VT6 закрыты, и на выходе устанавливается напряжение низкого уровня.

    С помощью использования сложного выходного каскада на транзисторах  VT4, VT6 и VT7 и диодах VD2.1 и VD2.2 в ЛЭ достигается  увеличение быстродействия из - за быстрого заряда емкостей на входе схемы. Сложный входной каскад обеспечивает малые времена фронта выходного сигнала. Транзисторы VT2 и VT3 увеличивают порог переключения схемы и повышают её помехоустойчивость. Повышению помехоустойчивости способствует и корректирующая цепочка, выполненная на транзисторе VT5 и резисторах R5, R6 аналогично ЛЭ 555.

    Все транзисторы схемы, кроме VT1.1, VT1.2  и VT6, являются транзисторами Шотки. Транзистор VT6 не работает в режиме насыщения, поэтому использовать в  место него транзистор Шотки не имеет смысла. Применение диодов и транзисторов Шотки позволяет значительно уменьшить либо полностью исключить рассасывание избыточного заряда в транзисторах схемы и повысить её быстродействие.[2]

 

    

     4 СИНТЕЗ СТРУКТУРНОЙ  СХЕМЫ

     4.1 Синтез регистра сдвига

     Проектирование  генератора выполним на основе регистра сдвига, выходы триггеров которого подключены на соответствующие входы  следующих за ними триггеров. Поскольку  количество чисел в последовательности L_П=10, то для синтеза регистра достаточно четырех триггеров. Структурное проектирование выполним с помощью словарного метода.

Таблица 4.1 –  Таблица состояний регистра:

 

      К входу первого разряда регистра (на вход S₀ и через инвертор на вход R₀) подключается комбинационная схема, образующая необходимый управляющий сигнал Z₀. Словарь перехода для F_Q первого разряда аналогичен словарю переходов D-триггера и представлен в таблице 4.2.

Таблица 4.2 –  Словарь перехода для входа первого  разряда регистра

 

      Составим  карту функции переходов F_Q для первого разряда регистра:

 
 

 После минимизации  карта Карно функции переходов  для управляющего входа Z₀ будет иметь вид: 

       Выбранным базисом является И-НЕ, поэтому минимизация проводится по «1».

       После минимизации карт Карно минимальная  КНФ будет иметь вид:

     На  основе полученных логических функций  построим структурную схему генератора (Приложение 1).

     4.2 Синтез преобразователя кода

Из задания  последовательность чисел – 1,9,7,5,3,14,11,8,6,2. Код представления чисел 6-4-2-1: