Автор: Пользователь скрыл имя, 06 Января 2012 в 12:38, курсовая работа
Значительные изменения во многих областях науки и техники обусловлены развитием электроники. В настоящее время невозможно найти какую-либо отрасль промышленности, в которой не использовались бы электронные приборы или электронные устройства измерительной техники, автоматики и вычислительной техники. Причем тенденция развития такова, что доля электронных информационных устройств и устройств автоматики непрерывно увеличивается. Это является результатом развития интегральной технологии, внедрение которой позволило наладить массовый выпуск дешевых, высококачественных, не требующих специальной настройки и наладки микроэлектронных функциональных узлов различного назначения.[6]
Основной функцией интегральных микросхем является обработка информации, заданной в виде электрического сигнала: напряжения или тока. Электрические сигналы могут представлять информацию в непрерывной (аналоговой) или дискретной (цифровой) форме. Микросхемы, выполняющие обработку этой информации, называются аналоговыми или цифровыми соответственно.
Введение…………………………………………………………………….4
1 Аналитический обзор…………………………………………………….5
2 Конкретизация технического задания…………………………………...20
3 Выбор и описание работы элементной базы……………………………23
4 Синтез структурной схемы………………………………………………25
5 Анализ структурной схемы………………………………………………30
6 Разработка электрической схемы и описание её работы………………32
Заключение…………………………………………………………………..35
Литература…………………………………………………………………...36
Составим
таблицу состояний
Таблица 4.3 –
Таблица состояний
| Выход регистра | Старший разряд | Младший разряд | |||||||||||||
| № | Q3 | Q2 | Q1 | Q0 | A10 | Y7 | Y6 | Y5 | Y4 | A10 | Y3 | Y2 | Y1 | Y0 | C |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | ↓ |
| 2 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 9 | 1 | 0 | 1 | 1 | ↓ |
| 3 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 7 | 1 | 0 | 0 | 1 | ↓ |
| 4 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 5 | 0 | 1 | 0 | 1 | ↓ |
| 5 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 3 | 0 | 0 | 1 | 1 | ↓ |
| 6 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 4 | 0 | 1 | 0 | 0 | ↓ |
| 7 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | ↓ |
| 8 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 8 | 1 | 0 | 1 | 0 | ↓ |
| 9 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 6 | 1 | 0 | 0 | 0 | ↓ |
| 10 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 2 | 0 | 0 | 1 | 0 | ↓ |
| Избыточные комбинации | |||||||||||||||
| 0 | 0 | 1 | 0 | X | X | X | X | X | X | X | X | ||||
| 0 | 1 | 0 | 0 | X | X | X | X | X | X | X | X | ||||
| 0 | 1 | 0 | 1 | X | X | X | X | X | X | X | X | ||||
| 1 | 0 | 0 | 1 | X | X | X | X | X | X | X | X | ||||
| 1 | 1 | 1 | 1 | X | X | X | X | X | X | X | X | ||||
| 1 | 0 | 1 | 0 | X | X | X | X | X | X | X | X | ||||
Выбранным базисом является И-НЕ, поэтому минимизация проведем по «1».
После минимизации карт Карно функции переходов будут иметь вид:
По
полученным выражениям логических функций
построим структурную схему
5 АНАЛИЗ СТРУКТУРНОЙ
СХЕМЫ
Анализ
структурной схемы проводится с
использование временных
Рисунок
5.1 – Временные диаграммы
Рассмотрим каждое состояние в отдельности.
Такт 1. На асинхронный вход Ra сброса подан уровень логической единицы. Вне зависимости от входов C и М на выходе генератора Y7-Y0 устанавливается начальное значение кода из заданной последовательности: в младшем разряде Y3-Y0 – «0-0-0-1» а в разряде десятков Y7-Y4 – «0-0-0-0», что соответствует десятичной цифре «1».
Такт
2. На асинхронный вход
Ra подан уровень логического нуля, на
входе М уровень логической
единицы (включен ждущий режим). На выходе
установившееся в предыдущем такте значение
не меняется независимо от входа C
(Y7-Y4 – «0-0-0-0», Y3-Y0 – «0-0-0-1»).
Такт 3. На входы Ra и М подан уровень логического нуля. По положительному фронту синхронизирующего импульса на выходе устанавливается значение соответствующее коду следующему в последовательности числу «2»: Y7-Y4 – «0-0-0-0» и Y3-Y0 – «1-0-1-1».
Такт 4. В остальных тактах на выходе генератора циклически чередуются коды последовательности заданных в задании чисел.
Описание и принцип работы схем серии ТТЛШ (ALS) было изложено ранее в главе 3. В курсовой работе были использованы схемы, реализующие логические операции: «И-НЕ», «НЕ».
Схема электрическая RS-триггера, используемого в курсовом проекте представлена в Приложении 4.
В схемах на входы которых поступают сигналы M, Ra , C на вход ставится антизвонные диоды.
Рис 6.1 – Схема инвертора на входе (DD2, DD3)
Рис
6.2 – Схема инвертора (DD21, DD22)
Рис
6.3 – Схема элемента И-НЕ с двумя входами (DD14, DD15, DD16, DD17, DD18, DD11,
DD12)
Рис 6.4 – Схема элемента И-НЕ с двумя входами с антизвонными диодами (DD1)
Рис
6.5 – Схема элемента И-НЕ с тремя
входами (DD4,
DD5, DD6, DD19, DD7, DD8, DD20, DD23, DD9, DD13)
ЗАКЛЮЧЕНИЕ
В данной курсовой работе был спроектирован генератор последовательности чисел.
Данный курсовой проект включает в себя аналитический обзор, конкретизацию технического задания, выбор и описания элементной базы, синтез и анализ структурной схемы и разработанной электрической схемы с описанием её работы. В аналитическом обзоре приведены сведения о генераторах, регистрах, счетчиках и триггерах. В разделе выбора и описания элементной базы выбран RS-триггер и описаны ТТЛШ схемы. Синтез структурной схемы был проведён для генератора кода на основе сдвигового регистра с преобразователем кода на выходе согласно выбранному базису И-НЕ. Следует отметить, что было проведено логическое моделирование схемы в системе автоматизированного проектирования, которое подтвердило правильное функционирование схемы. В анализе структурной схемы приведены временные диаграммы, поясняющие принцип работы генератора, и указаны состояния, в которых может находиться схема во время работы. В разделе разработки электрической схемы была приведена библиотека элементов используемых в заданном устройстве.
В результате проделанной работы спроектирован генератор, отвечающий требованиям технического задания и построенный на минимально возможном наборе базовых логических элементов с целью упрощения технологии производства и уменьшения токопотребления схемы.
ЛИТЕРАТУРА