Автор: Пользователь скрыл имя, 29 Мая 2013 в 20:54, курсовая работа
Винахід мікропроцесора розв'язав суперечність між високим ступенем інтеграції, що забезпечує напівпровідникова мікротехнологія, та великим числом різноманітних великих інтегральних схем (ВІС), що потрібні для створення достатньо широкого класу обчислювальних приладів. Широка номенклатура типів мікропроцесорних ВІС (МП ВІС) та однокристальних мікро-ЕОМ (ОМЕОМ), що випускаються вітчизняною промисловістю, виключає можливість розгляду всіх мікропроцесорних комплектів (МПК).
Умовне графічне позначення мікроконтроллера ATmega128 наведено на рис.2.
Рис. 2 Умовне графічне позначення мікроконтроллера ATmega128
Найменування виводів ATmega128:
VCC |
вивід джерела споживання |
RESET |
вхід системного скидання |
XTAL1, XTAL2 |
виводи для підключення кварцевого резонатору |
РА0 ÷ РА7 |
8-розрядний двунаправлений порт А вводу/виводу з третім станом, при роботі з зовнішньою пам’яттю являється суміщеною шиною адреси даних (адрес необхідно по сигналу ALE занести в регістр) |
PB0 ÷ PB7 |
8- розрядний двунаправлений порт В вводу/виводу з третім станом, який має альтернативні функції |
OC0/ТО(РВО) |
вход зовнішнього сигналу таймера/лічильника ТО або виход таймера/лічильника ТО в режимах Compare, PWM |
OC2/Т1(РВ1) |
вхід зовнішнього сигналу таймера/лічильника Т1 |
AIN0(PB2) |
позитивний вхід компаратору |
AIN1(PB3) |
негативний вхід компаратору |
SS(PB4) |
вибір підлеглого пристрою (slave) на шині SPI (послідовний інтерфейс) |
MOS1(PB5) |
виход головного (master) чи вхід підлеглого (slave) пристрою даних модуля SPI |
MІS0(PB6) |
вхід головного (master) чи вихід підлеглого (slave) пристрою даних модуля SPI |
SCK(РВ7) |
виход головного (master) чи вхід підлеглого (slave) пристрою тактового сигналу модуля SPI |
PC0 ÷ PC7 |
8- розрядний двунаправлений порт С вводу/виводу з третім станом, має альтернативну функцію – передає старший байт адреси (А8÷А15) при роботі з зовнішньою пам’яттю |
PD0÷PD7 |
8- розрядний двунаправлений порт D вводу/виводу з третім станом, має альтернативні функції |
RxD0(PD0) |
вхід приймача універсального асинхронно послідовного порта (USART) |
TxD0(PD1) |
виход передавальника універсального асинхронно послідовного порта (USART) |
INT0(PD2) |
вхід зовнішнього переривання 0 |
INT1(PD3) |
вхід зовнішнього переривання 1 |
XCK0(PD4) |
вхід/вихід зовнішнього сигналу синхронізації (тактового сигналу USART) |
OC1A(PD5) |
виход А таймера/лічильника Т1 в режимі порівняння (Compare) і в режимі шин сигнала (PWM) |
WR(PD6) |
строб запису у зовнішнє ОЗП |
RD(PD7) |
строб читання із зовнішнього ОЗП |
РЕ0÷РЕ2 |
3-розрядний двунаправлений порт Е вводу/виводу с третім сстаном, має альтернативні функції |
РЕ0(INT2) |
вхід зовнішнього переривання 2 |
ICP1 |
вхід захвату таймера/лічильника Т1 (режим Compare) |
РЕ1(ALE) |
строб адреси зовнішнього ОЗУ, записується адрес в регістр-заклямку |
PE2(OC1B) |
вихід В таймера/лічильника Т1 в режимі Compare и PWM |
GND |
загальний вивід |
Електричні характеристики
Гранично-допустимі параметри
Робоча температура |
-55°C…+125°C |
Температура зберігання |
-65°C…+150°C |
Напруга на будь-якому виводі по відношенню до загального пі-танія, окрім RESET |
-1.0В … VCC+0.5В |
Напруга на виводі скидання RESET по відношенню до об-щему |
-1.0В … +13.0В |
Максимальна робоча напруга |
6.0В |
Постійний струм через лінію введення-виводу |
40.0 мА |
Постійний струм через виводи VCC і GND |
200.0 мА |
Статичні характеристики
Обозн. |
Параметр |
Умови вимірювання |
Мин. |
Ном. |
Макс. |
Ед.изм. |
VIL |
Вхідна напруга низького рівня |
Окрім виводів XTAL1 і RESET |
-0.5 |
0.2 VCC(1) |
В | |
VIL1 |
Вхідна напруга низького рівня |
виведення XTAL1, ви-брана зовнішня син-хронізация |
-0.5 |
0.1 VCC(1) |
В | |
VIL2 |
Вхідна напруга низького рівня |
виведення скидання RESET |
-0.5 |
0.2 VCC(1) |
В | |
VIH |
Вхідна напруга високого рівня |
Окрім виводів XTAL1, RESET |
0.6 VCC (2) |
VCC + 0.5 |
В | |
VIH1 |
Вхідна напруга високого рівня |
Виведення XTAL1, ви-брана зовнішня син-хронізация |
0.7 VCC (2) |
VCC + 0.5 |
В | |
VIH2 |
Вхідна напруга високого рівня |
Виведення скидання RESET |
0.85 VCC (2) |
VCC + 0.5 |
В | |
VOL |
Вихідна напруга низького рівня (3)(порты A,B,C,D, E, F, G) |
IOL = 20 мА, VCC = 5В |
0.7 |
В | ||
VOH |
Вихідна напруга високого рівня (4)(порты A,B,C,D) |
IOH = -20 мА, VCC = 5В |
4.0 |
В | ||
IIL |
Вхідний струм витоку че-рез лінію введення-виводу |
Vcc = 5.5В, лог. 0 (абс. значение) |
8.0 |
мкА | ||
IIH |
Вхідний струм витоку че-рез лінію введення-виводу |
Vcc = 5.5В, лог. 1 (абс. значение) |
8.0 |
мкА | ||
RRST |
Опір подтя-гивающего резистора на вході скидання |
30 |
100 |
кОм | ||
RPEN |
Опір подтя-гивающего резистора на вході PEN |
25 |
100 |
кОм | ||
RPU |
Опір подтя-гивающего резистора на лініях введення-виводу |
20 |
100 |
кОм | ||
ICC |
Споживаний струм |
4 МГц, VCC = 3В, активний режим (ATmega128L) |
5 |
мА | ||
8 МГц, VCC = 5В, активний режим (ATmega128) |
20 |
мА | ||||
4 МГц, VCC = 3В, режим холостого хода (ATmega128L) |
2 |
мА | ||||
8 МГц, VCC = 5В, режим холостого хода (ATmega128) |
12 |
мА | ||||
Режим виключення (Power-down)(5) |
Стор. таймер включен, VCC = 3В |
< 25 |
40 |
мкА | ||
Стор. таймер отключен, VCC = 3В |
< 10 |
25 |
мкА | |||
VACIO |
Вхідна напруга зсуву аналогового компаратора |
VCC = 5В |
40 |
мВ | ||
IACLK |
Вхідний струм витоку аналогового компара-тора |
VCC = 5В |
-50 |
50 |
нА | |
tACID |
Затримка на ініциалі-зацию аналогового компаратора |
VCC = 2.7В |
750 |
нс | ||
tACID |
Затримка распростра-ненію сигналу в анало-говом компараторі |
VCC = 2.7В |
750500 |
нс |
Завдяки тому що шина даних і адреси в МК ATmega128 сполучені й мають поділ тільки в часі, то для їхнього поділу будемо використати регістр із третім станом К1810ИР82 для зберігання адреси.
Восьмирозрядні буферні регістри К1810ИР82 використовуються для організації запам'ятовуючих пристроїв, портів уводу-виводу, мультиплексорів і т. п. Буферні регістри складаються із восьми тригерів Т з виходними схемами 5Ш з трьома станами.
Формувач має дві групи — А і В виводів, а також два керуючих виводи — SТB та ОЕ. Дозвіл передачі залежить від рівня сигналу на виводі ОЕ, а напрямок передачі визначається рівнем сигналу на виводі Т.
Електричні параметри К1830ИР82.
Рис. 3 – Умовне графічне позначення К1830ИР82
Для створення адресації зовнішніх пристроїв використовується дешифратор 3-8. На входи якого потрапляють молодші розряди адреси, а на виході установлюються сигнали вибору кристалу мікросхеми.
Рис.4 – Умовне графічне позначення К155ИД7
В цій мікро ЄОМ присутні пять зовнішніх пристроїв. Таким чином селектор адреси повинен бути більше ніж на пять розрядів, а також він повинен мати інверсні виходи для керування виборкою кристалів які також інверсні. Вишче приведений (SN74138N) повністю задовольняє цим вимогам.
Розробка фізичних адрес зовнішніх пристроїв:
Назва пристрою |
А13 |
А14 |
А15 |
Фізична адреса |
ОЗП |
0 |
1 |
0 |
3000H – 4FFFН |
ПЗП |
1 |
1 |
0 |
5000Н – 7FFFH |
ККіІ |
0 |
0 |
1 |
6000Н |
ЦАП |
1 |
0 |
1 |
8000Н |
Інтервальний таймер |
0 |
1 |
1 |
A000Н |
Рис.5 – Схема підключення процесорного блоку
2. 2 Розробка блоку пам’яті (ОЗП і ПЗП)
Розрахуємо ОЗП:
Ісходні дані:
Кількість комірок зовнішнього ОЗП NОЗП – 5К×8
Вхідні струми:
при логічному 0, IIL – 1,6 мА
при логічній 1, IIH – 0,1 мА
Вхідна ємкість логічних схем навантаження, СI – 10 пФ
Монтажні ємкості усіх ланцюгов (См = 20 пФ).
Згідно завдання кількість комірок ОЗП складає NОЗП.
Розрядність ОЗП nОЗП повинна відповідати розрядності обробки даних ЦП.
Інформаційна ємкість СОЗП визначається по формулі:
У якості мікросхеми ОЗП виберемо К537РУ10.
Необхідна швидкодія ОЗП визначається по тимчасовим діаграмам ЦП. Для МК ATmega128 тривалість циклу запусу (зчитування) tС равно 3ТМТ, де ТМТ – тривалість машинного такту.
При частоті кварцевого резонатора fтг = 10 МГц тривалість дорівнює:
Тривалість циклу мікросхеми пам’яті tcy повинна задовольняти нерівності:
Для даної мікросхеми пам’яті ємкість 2К, а розрядність слова 8 біт:
Розрахуємо число ВІС ОЗП в ряду матриці:
де nБИС – розрядність обраної мікросхеми пам’яті.
Визначимо число розрядів стовбців матриці:
де NБИС – кількість комірок обраної мікросхеми пам’яті.
Загальна кількість ВІС ОЗП дорівнює:
Таким чином, кількість корпусів ОЗП дорівнює 2.
Рис. 6 – Умовне графічне позначення ОЗП К537РУ10
Найменування виводів:
A0 ÷ A10 – адресні входи.
WR/RD – сигнал запису/зчитування.
CS – chip select, чіп вибору.
CEO – виход дозволу.
D0 ÷ D7 – шина даних вводу/виводу.
ОЗП представляє собою статичний асинхронний оперативно запом’ятовуючий пристрій.
Режими роботи ОЗП:
#CS |
#CEO |
#WR/RD |
A0..10 |
D0..7 |
Режим |
M |
X |
X |
Адрес |
Дані |
Зберігання |
L |
X |
L |
Запис | ||
L |
L |
H |
Зчитування | ||
L |
H |
H |
Заборона виходу |
Технологічні та електричні характеристики К537РУ10:
Технологія — КМОП
Організація — 2К×8
Час виборки, ns — не більш 220
Напруга живлення, V — 5
Струм живлення, мА
у режимі звернення – 30
у режимі зберігання – 1-2
Вхідна напруга, V
при логічному 0 – min 0 – max 0,4
при логічній 1 – min 0,9Ucc – max 0,5
Вихідна напруга, V
при логічному 0 – min 0 – max 0,4
при логічній 1 – min 2,4 – max 0,4
Вихід – 3 с.
Діапазон робочих температур, ºС – -10 - +70
Визначимо струмове IDL и IDH і ємкістне СD навантаження для схем вводу інформації в ОЗП по формулам:
IDL = mc * IIDL = 1 * 1,6 = 1,6 мА
IDH = mc * IIDH = 1 * 0,1 = 0,1 мА
CD = mc * CID + Cm = 1 * 10 + 20 = 30 пФ
де IIDL, IIDH – вхідні струми логічного 0 і логічної 1 по інформаційним ланцюгам обраної ВІС ОЗП.
CID – вхідна ємкість по інформаційному входу ВІС ОЗП.
Визначимо стум навантаження і ємкістне навантаження для схем вводу адреси по адресовим ланцюгам ВІС ОЗП по формулам:
IAL = m * IIAL = 1 * 1,6 = 1,6 мА
IAH = m * IIAH = 1 * 0,1 = 0,1 мА
CA = m * CIA + Cm = 1 * 10 + 20 = 30 пФ
де IIАL, IIAH – вхідні токи логічного 0 і логічної 1 по адресовим ланцюгам обраної ВІС ОЗП.
CIА – вхідна ємкість по адресовому входу ВІС ОЗП.
Визначимо струми навантаження ICSL, ICSH і величину ємкісного навантаження СCS по ланцюгам вибору мікросхем (CS) по формулам:
ICSL = mp * IICSL = 1 * 1,6 = 1,6 мА
ICSH = mp * IICSH = 1 * 0,1 = 0,1 мА
CCS = mp * CICS + Cm = 1 * 10 + 20 = 30 пФ
де IICSL, IICSH – вхідні струми логічного 0 і логічної 1 по ланцюгам вибору (CS) ВІС ОЗП.
CСS – вхідна ємкість по ланцюгам вибору мікросхем (CS) ВІС ОЗП.
Значення ICSL, ICSH и CCS не повинні перевищувати максимально допустимі значення для обраних мікросхем, забезпечующих вибір ВІС ОЗП.
Розрахуємо ПЗП:
Ісходні дані:
Кількість комірок зовнішнього ПЗП NПЗП – 2К×8
Вхідні струми:
при логічному 0, IIL – 0,25 мА
при логічній 1, IIH – 0,04 мА