Автоматизация робота сборочного конвейера автомобилей

Основными производителями клонов 51-го семейства в мире являются фирмы Philips, Siemens, Intel, Atmel, Dallas, Temic, Oki, AMD, MHS, Gold Star, Winbond, Silicon Systems и ряд других.

В рамках СССР производство микроконтроллера 8051 осуществлялось в Киеве, Воронеже (1816ВЕ31/51, 1830ВЕ31/51), Минске (1834ВЕ31) и Новосибирске (1850ВЕ31).

Микроконтроллеры данного семейства  выпускаются в PLCC, DIP и QFP корпусах и могут работать в следующих температурных диапазонах:

• коммерческий (0°C — +70°C);
• расширенный (-40°C — +85°С):
• для военного использования (-55°C — +125°С).

Примерами микроконтроллеров  семейства MCS-51 с расширенными возможностями могут Расширения микроконтроллеров MCS-51/52служить 8XC51FA, 8XC51GB, 80С152.

4.1. Структурная организация микроконтроллера К1816ВЕ51.

Микроконтроллер семейства 8051 имеют следующие аппаратные особенности:

• внутреннее ОЗУ объемом 128 байт;
• четыре двунаправленных побитно настраиваемых восьмиразрядных порта ввода-вывода;
• два 16-разрядных таймера-счетчика;
• встроенный тактовый генератор;
• адресация 64 Кбайт памяти программ и 64 Кбайт памяти данных;
• две линии запросов на прерывание от внешних устройств;
• интерфейс для последовательного обмена информацией с другими микроконтроллерами или персональными компьютерами.

Микроконтроллер 8751 снабжен  УФ ПЗУ объемом 4 Кбайт.

Функциональная схема микроконтроллера семейства 8051.

Микроконтроллер выполнен на основе высокоуровневой n-МОП технологии. Через четыре программируемых параллельных порта ввода/вывода и один последовательный порт микроконтроллер взаимодействует с внешними устройствами. Основу структурной схемы (рис. 1) образует внутренняя двунаправленная8-битная шина, которая связывает между собой основные узлы и устройства микроконтроллера: резидентную память программ (RPM), резидентную память данных (RDM), арифметико-логическое устройство (ALU), блок регистров специальных функций, устройство управления (CU) и порты ввода/вывода (P0-P3).

Арифметико-логическое устройство

8-битное арифметико-логическое  устройство (ALU) может выполнять арифметические операции сложения, вычитания, умножения и деления; логические операции И, ИЛИ, исключающее ИЛИ, а также операции циклического сдвига, сброса, инвертирования и т.п. К входам подключены программно-недоступные регистры T1 и T2, предназначенные для временного хранения операндов, схема десятичной коррекции (DCU) и схема формирования признаков результата операции (PSW).

Простейшая операция сложения используется в ALU для инкрементирования  содержимого регистров, продвижения  регистра-указателя данных (RAR) и  автоматического вычисления следующего адреса резидентной памяти программ. Простейшая операция вычитания используется в ALU для декрементирования регистров и сравнения переменных.

Простейшие операции автоматически  образуют “тандемы” для выполнения таких операций, как, например, инкрементирование 16-битных регистровых пар. В ALU реализуется механизм каскадного выполнения простейших операций для реализации сложных команд. Так, например, при выполнении одной из команд условной передачи управления по результату сравнения в ALU трижды инкрементируется счётчик команд (PC), дважды производится чтение из RDM, выполняется арифметическое сравнение двух переменных, формируется 16-битный адрес перехода и принимается решение о том, делать или не делать переход по программе. Все перечисленные операции выполняются всего лишь за 2 мкс.

Важной особенностью ALU является его  способность оперировать не только байтами, но и битами. Отдельные программно-доступные  биты могут быть установлены, сброшены, инвертированы, переданы, проверены и использованы в логических операциях. Эта способность достаточно важна, поскольку для управления объектами часто применяются алгоритмы, содержащие операции над входными и выходными булевыми переменными, реализация которых средствами обычных микропроцессоров сопряжена с определенными трудностями.

Таким образом, ALU может оперировать  четырьмя типами информационных объектов: булевыми (1 бит), цифровыми (4 бита), байтными (8 бит) и адресными (16 бит). В ALU выполняется 51 различная операция пересылки  или преобразования этих данных. Так  как используется 11 режимов адресации (7 для данных и 4 для адресов), то путем комбинирования операции и режима адресации базовое число команд 111 расширяется до 255 из 256 возможных при однобайтном коде операции.

Рис. 7. Структурная схема микроконтроллера КМ1816ВЕ51

Назначение выводов микроконтроллера 8051.

Рис. 8. Назначение выводов 8051.

Обозначения на этом рисунке:

• U_ss — потенциал общего провода ("земли");
• U_cc — основное напряжение литания +5 В;
• X1,X2 — выводы для подключения кварцевого резонатора;
• RST — вход общего сброса микроконтроллера;
• PSEN — разрешение внешней памяти программ; выдается только при обращении к внешнему ПЗУ;
• ALE — строб адреса внешней памяти;
• ЕА — отключение внутренней программной память; уровень 0 на этом входе заставляет микроконтроллер выполнять программу только внешнее ПЗУ; игнорируя внутреннее (если последнее имеется);
• P1 — восьми битный квази двунаправленный порт ввода/вывода: каждый разряд порта может быть запрограммирован как на ввод, так и на вывод информации, независимо от состояния других разрядов;
• P2 — восьми битный квази двунаправленный порт, аналогичный Р1; кроме того, выводы этого порта используются для выдачи адресной информации при обращении к внешней памяти программ или данных (если используется 16-битовая адресация последней). Выводы порта используются при программировании 8751 для ввода в микроконтроллер старших разрядов адреса:
• РЗ — восьми битный квази двунаправленный порт, аналогичный. Р1; кроме того, выводы этого порта могут выполнять ряд альтернативных функций, которые используются при работе таймеров, порта последовательного ввода-вывода, контроллера прерываний, и внешней памяти программ и данных;
• P0 — восьми битный двунаправленный порт ввода-вывода информации: при работе с внешними ОЗУ и ПЗУ по линиям порта в режиме временного мультиплексирования выдается адрес внешней памяти, после чего осуществляется передача или прием данных.

¹ Поведение таймеров Т0 и Т1 в этом режиме различны.