Разробка двухступенчатого запоминания информации

В ТТЛШ используются транзисторы Шоттки, в которых барьер Шоттки не позволяет транзистору войти в режим насыщения в результате чего диффузионная ёмкость мала и задержки переключения малы, а быстродействие высокое.

  ТТЛШ-логика отличается от ТТЛ наличием диодов Шоттки в цепях база — коллектор, что исключает насыщение транзистора, а также наличием демпфирующих диодов Шоттки на входах (редко на выходах) для подавления импульсных помех, образующихся из-за отражений в длинных линиях связи (длинной считается линия, время распространения сигнала в которой больше длительности его фронта, для самых быстрых ТТЛШ микросхем линия становится длинной начиная с длины в несколько сантиметров).                                                                           

      Рис 2. Логический элемент И-НЕ в серии микросхем 74LS(К555)

         Разновидности микросхем  ТТЛ

    Серии ТТЛ-микросхем зарубежного производства

  В скобках указаны типовые значения времени задержки (Tpd) и потребляемой мощности (Pd) для каждой серии, взятые из документа SDAA010.PDF фирмы Texas Instruments, кроме 74F, для которой данные взяты из AN-661 фирмы Fairchild.

• 74 — базовая ТТЛ-серия. Несмотря на то, что была первой серией, выпускавшейся фирмой Texas Instruments, до сих пор находится в производстве (Tpd = 10 нс, Pd = 10 мВт);
• 74L — серия с пониженным энергопотреблением, заменена серией LS, а также КМОП-микросхемами, значительно превосходящими её по экономичности (Tpd = 33 нс, Pd = 1 мВт);
• 74H — повышенная скорость. Использовалась в 1960-е — начале 1970-х годов и была заменена S-серией (Tpd = 6 нс, Pd = 22 мВт);
• 74S — с диодами Шоттки (Schottky). Хотя устарела (её превосходят серии 74AS и 74F), до сих пор производится фирмой Texas Instruments (Tpd = 3 нс, Pd = 19 мВт);
• 74LS — с диодами Шоттки и пониженным энергопотреблением (Low Power Schottky) (Tpd = 9 нс, Pd = 2 мВт);
• 74AS — улучшенная с диодами Шоттки (Advanced Schottky) (Tpd = 1,7 нс, Pd = 8 мВт);
• 74ALS — улучшенная с диодами Шоттки и пониженным энергопотреблением (Advanced Low Power Schottky) (Tpd = 4 нс, Pd = 1,2 мВт);
• 74F — быстрая (Fast) с диодами Шоттки (Fast) (Tpd = 1,7 нс, Pd = 4 мВт, в действительности 74F несколько уступает по быстродействию 74AS);

Префикс серии  «74» обозначает коммерческий вариант микросхем, «54» — военный.

   Серии ТТЛ-микросхем отечественного производства

• 106 — ранняя серия ТТЛ микросхем, пониженной степени интеграции (не более 2 логических элементов в одном корпусе), предназначенная для тяжёлых условий эксплуатации (военная аппаратура, космос, и т. п.). Не имеет аналогов среди микросхем фирмы Texas Instruments.
• 133 и 155 соответствуют сериям 54 и 74;
• 130, 131 — сериям 54H и 74H;
• 134, КР134 — сериям 54L и 74L;
• 136 и 158 — близки к сериям 54L и 74L, но имеют вдвое большее энергопотребление при несколько большем быстродействии;
• 530 и 531 — сериям 54S и 74S;
• 533 и 555 — сериям 54LS и 74LS;
• 1530 — серии 74AS (приблизительное соответствие);
• 1531 — серии 74F;
• 1533 — серии 74ALS;

1.2 Комплиментарный Металл-Оксид-Полупроводник

   КМОП (К-МОП; комплементарная логика на транзисторах металл-оксид-полупроводник; КМДП^[1]; англ. CMOS, Complementary-symmetry/metal-oxide semiconductor) — технология построения электронных схем. В технологии КМОП используются полевые транзисторы с изолированным затвором с каналами разной проводимости. Отличительной особенностью схем КМОП по сравнению с биполярными технологиями (ТТЛ, ЭСЛ и др.) является очень малое энергопотребление в статическом режиме (в большинстве случаев можно считать, что энергия потребляется только во время переключения состояний). Отличительной особенностью структуры КМОП по сравнению с другими МОП-структурами (N-МОП, P-МОП) является наличие как n-, так и p-канальных полевых транзисторов; как следствие, КМОП-схемы обладают более высоким быстродействием и меньшим энергопотреблением, однако при этом характеризуются более сложным технологическим процессом изготовления и меньшей плотностью упаковки.Подавляющее большинство современных логических микросхем, в том числе, процессоров, используют схемотехнику КМОП.

      Рис 3. Статический КМОП инвертор

    Схемы КМОП в 1963 изобрёл Фрэнк Вонлас (Frank Wanlass) из компании Fairchild Semiconductor, первые микросхемы по технологии КМОП были созданы в 1968. Долгое время КМОП рассматривалась как энергосберегающая, но медленная альтернатива ТТЛ, поэтому микросхемы КМОП нашли применение в электронных часах, калькуляторах и других устройствах с батарейным питанием, где энергопотребление было критичным.

    К 1990 году с повышением степени интеграции микросхем встала проблема рассеивания энергии на элементах. В результате технология КМОП оказалась в выигрышном положении. Со временем были достигнуты скорость переключения и плотность монтажа недостижимые в технологиях, основанных на биполярных транзисторах.Ранние КМОП-схемы были очень уязвимы к электростатическим разрядам. Сейчас эта проблема в основном решена, но при монтаже КМОП-микросхем рекомендуется принимать меры по снятию электрических зарядов.Для изготовления затворов в КМОП-ячейках на ранних этапах применялся алюминий. Позже, в связи с появлением так называемой самосовмещённой технологии, которая предусматривала использование затвора не только как конструктивного элемента, но одновременно как маски при получении сток-истоковых областей, в качестве затвора стали применять поликристаллический кремний. 

   Для примера рассмотрим схему вентиля 2И-НЕ, построенного по технологии КМОП.

• Если на оба входа A и B подан высокий уровень, то оба транзистора снизу на схеме открыты, а оба верхних закрыты, то есть выход соединён с землёй.
• Если хотя бы на один из входов подать низкий уровень, соответствующий транзистор сверху будет открыт, а снизу закрыт. Таким образом, выход будет соединён с напряжением питания и отсоединён от земли.

  В схеме нет никаких нагрузочных сопротивлений, поэтому в статическом состоянии через КМОП-схему протекают только токи утечки через закрытые транзисторы, и энергопотребление очень мало. При переключениях электрическая энергия тратится в основном на заряд емкостей затворов и проводников, так что потребляемая (и рассеиваемая) мощность пропорциональна частоте этих переключений (например, тактовой частоте процессора).

  На рисунке с топологией микросхемы 2И-НЕ можно заметить, что в ней используются два двухзатворных полевых транзистора разных конструкций. Верхний двухзатворный полевой транзистор выполняет логическую функцию 2ИЛИ, а нижний двухзатворный полевой транзистор выполняет логическую функцию 2И.

                            Рис 4. Схема логического элемента выполняющего логическую функцию 2И-НЕ 

          2.Вибор схеми JK-Тригера.

   2.1 Тригери на логических елементах

  Триггер - логическое электронное устройство, которое имеет два устойчивых состояния. Причем в каждом из этих состояний триггер может находиться сколь угодно долго. При этом одно состояние называется единичным, а другое - нулевым. Т.о. триггер может служить для хранения 1 бит информации. Триггер обычно имеет 2 выхода - прямой и инверсный. Сигнал на прямом выходе характеризует текущее состояние триггера. Сигнал на инверсном выходе всегда противоположен сигналу на прямом выходе. Перевод триггера из одного состояния в другое может происходить под действием внешних сигналов, подаваемых на триггер. И этот переход может осуществляться в зависимости от текущего состояния триггера и от сочетания внешних информационных сигналов.  Триггеры могут строиться на различной электронной базе. На транзисторах, операционных усилителях, логических элементах. При этом элементы должны работать в ключевом режиме. Рассмотрим построение схем триггеров на логических элементах. При этом могут использоваться различные типы элементов.Простейший триггер можно построить на двух элементах “ИЛИ-НЕ”.Перекрестная положительная обратная связь обеспечивает поддержание триггера или в единичном или в нулевом состоянии.Рассмотрим входы первого элемента

Рис.5 .триггер на логических         элементах ИЛИ-НЕ

  На входе первого элемента два нуля , следовательно , на выходе будет 1 . Для второго элемента на входе будут 0 и 1 .на выходе будет 0 , и он соответствует инверсному выходу триггера.Т.е. нулевое состояние второго элемента поддерживает единичное состояние на выходе первого и наоборот.Если бы исходное состояние триггера было нулевым, то триггер тоже запоминал бы информацию. Т.е. в каком бы состоянии триггер не оказался, каждое из них само по себе является устойчивым.Рассмотрим, как с помощью внешних сигналов можно перевести триггер из одного состояния в другое.

      Рис.6.триггер на логических элементах ИЛИ-НЕ 

  Пусть триггер - в единичном состоянии. Подадим на вход первого элемента “1”. триггер из единичного состояния перейдет в нулевое. Теперь , если входной сигнал вернется в нулевой уровень, то состояние триггера при этом не изменится ( останется нулевым).Если снова подать сигнал уже при нулевом состоянии триггера , то ничего не изменится . Вход первого элемента может использоваться для сброса триггера.

Рис.7.триггер на логических элементах ИЛИ-НЕ

  Рассмотрим триггер в нулевом состоянии. При этом подаем на нижний вход “1”. Имеем , т.е. триггер установился в состояние “1”.Теперь триггер будет находиться в состоянии “1” независимо от состояния нижнего входа. , т.е. если вход второго элемента вновь станет нулевым, триггер будет продолжать оставаться в единичном состоянии. Если снова подать единицу на вход второго элемента, то триггер так и останется в единичном состоянии. Такой простейший триггер называют триггером R-S типа. Вход первого элемента R(reset) ,второго - S (set) .

                               Таблица. 1

Таким образом, с помощью сигналов , подаваемых на входы R и S, можно установить триггер в состояние “0” или “1”.

При построении логических схем факт запрещения подачи одновременно двух единиц на вход должен учитываться.

       2.2Асинхронные триггеры, построенные по принципу двухступенчатого запоминания информации

  Особенность триггеров с двухступенчатым запоминанием информации состоит в том, что они содержат две триггерные структуры: одна из них образует так называемый ведущий триггер а другая - ведомый (рис. 8) . Оба триггера функционируют как синхронные триггеры со статическим управлением. При значении на синхронизирующем входе С = 1 ведущий триггер устанавливается в состояние, соответствующее сигналам, поступающим на информационные входы. Ведомый триггер, имеющий инверсный синхронизирующий вход при этом невосприимчив к информации, поступающей на его вход с выхода ведущего триггера. Он продолжает находиться в состоянии, в которое был ранее установлен (в предыдущем тактовом периоде).