Разробка двухступенчатого запоминания информации

Автор: Пользователь скрыл имя, 27 Января 2012 в 01:26, курсовая работа

Описание работы

Научно-технический прогресс не возможен без элекрофикации всех отраслей народного хозяйства. Потребности народного хозяйства в электрической энергии непрерывно растут, что приводит к увеличению ее производства.

Современный этап научно-технического прогресса характеризуется широким внедрением достижений микро электротехники в создание изделий культурно-бытового и хозяйственного назначения.

Содержание

Введение

1.Анализ литературных источников по построению,по технологии различних логик.

1.1Транзисторно-транзистоная логика

1.2 Комплиментарный Металл-Оксид-Полупроводник

2.Вибор схеми JK-Триггера.

2.1 Триггери на логических елементах

2.2Асинхронные триггеры, построенные по принципу двухступенчатого запоминания информации.

3. Принцып работи Jk-триггера

4. Выбор ИМС JK-Триггера и опредиление основных параметров.

4.1 Теоретические свединия

4.2 В данном случае мы опишем интегральную микросхему КР1533ТВ6.

Заключение

Список использованной литературы

Работа содержит 1 файл

Документ Microsoft Office Word (2).Тригер здавати.docx

— 158.58 Кб (Скачать)

 Устойчивость  к статическому электричеству  до 200 В.

    Микросхема размещена в корпусе 201.14-1 и по основным электрическим параметрам превосходит аналог фирмы TI.

  Для справки:

— емкость входа  — не более 5 пФ по выводам 01, 04, 08, 11 и  не более 6 пф по выводам 09, 10, 12, 13.

— допускается  подключение  к  выходам  емкости  не  более  200 пф,  при  этом нормы на динамические параметры не регламентируются;

— эксплуатация микросхем в режиме измерения iq, uqjjjне допускается;

— допустимое значение статического потенциала — 200 В;

— допускается    кратковременное    воздействие    (в    течение    не    более    5 мс) напряжения питания до 7 В;

— собственные  резонансные частоты микросхем  до 20 кГц отсутствуют;

— максимальное время фронта нарастания и время  фронта спада входного импульса —  не более 1 мкс, а по входу синхронизации  не более 50 не.

Параметры временной  диаграммы работы:

— длительность импульса по выводам 09, 12 (С) — не менее 20 не, по выводам 10, 13 (R) — не менее 25 не;

— время опережения установки информации по выводам 01, 04, 08, 10, 11. 13 (J, К, I — не активный фронт) относительно фронта спада на выводе 09, 12 (С) — не менее 20 не;

— время удержания  информации на выводах 01, 04, 08, 1! (J, К) относительно спада на выводе 09, 12 (С) — не менее 0 не;

— максимальная тактовая частота на выводах 09, 12 (С) — не более 34 МГц.

Дополнительная  информация:

— технические  условия бК0.348.80бт35ТУ.

Таблица1. Назначения выводов

Номер вывода Обозначение Назначение
01 J1 Вход управления J триггера Т1
02   Выход инверсный  триггера Т1
03 Q1 Выход прямой триггера Т1
04 K1 Вход управляющий К триггера Т1
05 Q2 Выход прямой триггера Т2
06   Выход инверсный  триггера Т2
07 0V Общий вывод
 

                                                                                                                               

09 C2 Вход тактовый
10   Вход установки  нуля триггера Т1
11 K2 Вход управляющий К триггера Т2
12 C1 Вход тактовый
13   Вход установки  нуля триггера Т2
14 U Вывод питания  от источника питания
 

     

                      

                                                              Заключение

  Ну, и в заключении хочу описать  этот, пожалуй, самый сложный из триггеров. Называется он JK-триггер. Условное обозначение такого триггера приведено на рис. 1 Как видно из рисунка, JK-триггер сильно напоминает D-триггер. Но вместо одного D-входа такой триггер имеет два новых, пока не известных нам входа, которые имеют обозначение J и К.

  В общем и целом, входы J и К частично выполняют те же функции, что и D-вход. Но логика работы такого триггера более сложна. Если на J-вход подать сигнал логической единицы, а на К-вход — сигнал логического нуля, то по спаду тактового сигнала на входе С триггер установится в единичное состояние.

  Если на J подать логический ноль, а на К — логическую единицу, то по спаду тактового сигнала триггер установится в нулевое состояние. Если на входы J и К одновременно подать логическую единицу, то по каждому спаду тактового импульса триггер будет переключаться в противоположное состояние. То есть, с единицы в ноль и с нуля в единицу. И, наконец, если и на J, и на К подать логический ноль, то триггер перестанет реагировать на тактовые импульсы, и его состояние будет оставаться неизменным.

Рис.1

  На первый взгляд логика работы триггера чересчур сложна, и область применения таких триггеров неочевидна. Однако, виртуозы схемотехники умудряются при помощи JK-триггеров создавать более компактные и рациональные схемы делителей и счетчиков.

                        

                      Список использованной литературы

1.Бунфк А.М . Электроника и схемотехника  . Киев-Тернополь, ТДТУ : Астон.,2001

2.Угрюмов Е.П  Цыфровая схемотехника.-СПб. :БХВ., 2000

3.Прянщинников В.А. Электроника ( Курс лекцый)-СПб. :”Корона- прик” ,1998 (ред. 2004)

4. Аваев, Наумов, Фролкин - Основы микроэлектроники ., изд. «Радио и связь»,1991.,

5. Справочник «Логические ИС. КР1533, КР1554. Часть 2.». - БИНОМ,  1993г.

6. В.Л. Шило. Популярные цифровые микросхемы. - «Металлургия», 1988г.

7. «Интегральные микросхемы и основы их проектирования».     

 Н.М. Николаев, Н.А. Филинюк.

8.«Цифровые и аналоговые интегральные микросхемы». Справочник.

9.«Логические интегральные схемы КР1533, КР1554». Справочник.

10.«Конструирование и технология микросхем».

    11.«Проектирование дискретных устройств на интегральных     микросхемах». Справочник. Г.И. Пухальский, Т.Я. Новосельцева. 
     
     
     
     
     
     
     
     
     

                                                  
 
 

Информация о работе Разробка двухступенчатого запоминания информации